


LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

Patent number: JP10082995
Publication date: 1998-03-31
Inventor: SAITO TOSHIO; OGISHI HIDEJI; SAKAI KOKI
Applicant: HITACHI LTD
Classification:
- **International:** G02F1/136; G02F1/1343; H01L29/786
- **European:**
Application number: JP19960236289 19960906
Priority number(s):

Abstract of JP10082995

PROBLEM TO BE SOLVED: To improve the luminance of a liquid crystal display device by improving the reflectivity of a reflection liquid crystal element.

SOLUTION: A wiring 25a connected to the source region 22a of a MOSFET 11 formed on the main surface of a semiconductor substrate 13 is covered with an insulating film 26 having a flattened front surface and an electrode 14 for impressing a liquid crystal driving voltage consisting of a titanium layer 14a as a lower layer and an aluminum alloy layer 14b as an upper layer is formed on this insulating film 26. At the time of producing the reflection liquid crystal element, the films are continuously formed without breaking vacuum after the deposition of the titanium layer 14a before the deposition of the aluminum alloy layer 14b. The oxide of the titanium formed on the surface of the titanium layer 14a is otherwise removed by sputter etching before the deposition of the aluminum alloy layer 14b.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

**Excerpts from Japanese Patent Laid-Open Publication No. Hei
10-82995**

Page 5, right column, lines 2 - 29

[0049]

An electrode 14 for applying a liquid crystal drive voltage comprises a titanium layer 14a which is a first metal layer in contact with a line 25a and an insulating film 26 and an aluminum alloy layer 14b which is a second metal layer formed on the titanium layer 14a in contact with the titanium layer 14a. The thicknesses of the titanium layer 14a and the aluminum alloy layer 14b may be set, for example, to 10 nm and 200 nm, respectively. The aluminum alloy layer 14b has aluminum as its main material, and, for example, silicon, copper, or the like is added in order to inhibit the electron migration effect, reduce aluminum spike, etc. The electrode 14 for applying liquid crystal drive voltage has a function as an electrode which applies a drive voltage to an NACP liquid crystal layer 15 and also a function as a reflective plate of light emitted from the light source 1.

[0050]

Although not shown, it is also possible to form a silicon nitride film to a thickness of approximately 120 nm as a protection layer on a surface of the electrode 14 for applying liquid crystal drive voltage and on a surface of the insulating film 26.

[0051]

With a liquid crystal display device of the preferred embodiment of the present invention as described above, because a layered structure of a titanium layer 14a and an aluminum alloy layer 14b is employed as the electrode 14 for applying liquid crystal drive voltage and silicon contained in the aluminum alloy layer 14b can be diffused into the titanium layer 14a in a subsequent thermal process, it is possible to inhibit generation of hillocks on the surface of the aluminum alloy

layer 14b. As a result, the reflectance of the light emitted from the light source 1 on the surface of the electrode 14 for applying liquid crystal drive voltage can be improved and the brightness of the liquid crystal display device can be improved.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-82995

(43) 公開日 平成10年(1998) 3月31日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F	1/136		G 0 2 F	1/136
	1/1343			1/1343
H 0 1 L	29/786		H 0 1 L	29/78
				6 1 2 C
				6 1 6 T

審査請求 未請求 請求項の数5 O L (全 9 頁)

(21) 出願番号 特願平8-236289

(22) 出願日 平成8年(1996) 9月6日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 斎藤 敏男

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 大岸 秀次

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 酒井 弘毅

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74) 代理人 弁理士 筒井 大和


(54) 【発明の名称】 液晶表示装置およびその製造方法

(57) 【要約】

【課題】 反射形液晶素子の反射率を向上して液晶表示装置の輝度を向上する。

【解決手段】 半導体基板13の主面に形成されたMOSFET Q_{11} のソース領域22aに接続される配線25aを、表面が平坦化された絶縁膜26で覆い、その絶縁膜26上にチタン層14aを下層とし、アルミニウム合金層14bを上層とする液晶駆動電圧印加用電極14を形成する。また、反射形液晶素子の製造に際して、チタン層14aの堆積後、アルミニウム合金層14bの堆積まで真空破壊することなく連続的に成膜する。あるいは、アルミニウム合金層14bを堆積する前に、チタン層14aの表面に形成されたチタンの酸化物をスパッタエッチにより除去する。

図 1



13 : 半導体基板	21 : ゲート電極
14 : 液晶駆動電圧印加用電極	22a : ソース領域
14a : チタン層	22b : ドレイン領域
14b : アルミニウム合金層	23 : 絶縁膜
15 : NACP液晶層	25a : 配線
16 : 共通電極	25b : 配線
17 : ガラス基板	26 : 絶縁膜

【特許請求の範囲】

【請求項1】 半導体基板の主面上に2次元アレイ状に配置された液晶駆動用のMOSFETと、前記MOSFETを覆う絶縁膜の上層に設けられ、前記絶縁膜に開口された接続孔を介して前記MOSFETのソース領域と電気的に接続され、その上層に設けられた液晶層を通過する光を反射する反射板として作用させると同時に前記液晶層に加えられる電圧が印加される電極層とを含む反射形液晶素子を有する液晶表示装置であって、前記電極層は、シリコンに対して固溶度の大きな材料からなる第1の金属層と、アルミニウムを主成分とし、前記第1の金属層の上層に形成される第2の金属層とを含む積層膜であることを特徴とする液晶表示装置。

【請求項2】 請求項1記載の液晶表示装置であって、前記第1の金属層は、IVB族またはVB族の金属からなることを特徴とする液晶表示装置。

【請求項3】 請求項1または2記載の液晶表示装置であって、前記第1の金属層は、チタンからなることを特徴とする液晶表示装置。

【請求項4】 請求項1、2または3記載の液晶表示装置の製造方法であって、前記第1の金属層を形成する真空プロセスと前記第2の金属層を形成する真空プロセスとの間を、真空状態に保持したまま、連続的に前記第1および第2の金属層を形成することを特徴とする液晶表示装置の製造方法。

【請求項5】 請求項1、2または3記載の液晶表示装置の製造方法であって、前記第1の金属層を形成した後、前記第2の金属層を形成する前に、前記第1の金属層の表面に形成された酸化層をスパッタリングにより除去することを特徴とする液晶表示装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、液晶表示装置およびその製造技術に関し、特に、反射型液晶素子を有する液晶表示装置に適用して有効な技術に関するものである。

【0002】

【従来の技術】近年、CRT (Cathode-Ray Tube) を用いたプロジェクトに比べて、コンパクトである、あるいは軽量であるという理由から、LCD (Liquid Crystal Display) を用いたプロジェクトが注目されている。

【0003】このようなLCDプロジェクトのライトバルブとしては、アクティブマトリックス形のLCD素子であるTFT (Thin Film Transister) LCD素子が広く用いられているが、高精細プロジェクトにおける輝度の低下が問題となっている。

【0004】その対策として、たとえば、電子情報通信学会発行、「信学技報 (TECHNICAL REPORT OF IEICE) EI

D94-77」、1994年10月号、p97~P101に記載されているように、偏光板が不要なNCAP (Nematic Curvilinear Aligned Phase) をMOSFETで駆動する反射形液晶素子が提案されている。

【0005】上記文献に記載の反射形液晶素子についてその概略を説明すれば、以下のとおりである。

【0006】すなわち、前記反射形液晶素子は、シリコン単結晶からなる半導体基板上に、2次元アレイ状に形成されたMOSFETアレイを有し、MOSFETアレイの周辺にデータドライバおよび走査ドライバが配置されているものである。個々のMOSFETは、液晶駆動用のスイッチング素子として機能するものであり、一つの画素に対応する。

【0007】データドライバの出力は、MOSFETアレイの垂直方向の一群のMOSFETのドレインに接続され、データドライバ内に設けられたシフトレジスタにより順次選択されるビデオ信号を出力するものである。

【0008】走査ドライバの出力は、MOSFETアレイの水平方向の一群のMOSFETのゲート電極に接続され、シフトレジスタにより順次選択される、MOSFETのON/OFF制御信号を出力するものである。

【0009】MOSFETのソースには、蓄積容量、およびMOSFETの上層に絶縁膜を介して形成された電極が接続され、その電極と共通電極である透明電極 (ITO) が形成されたガラス基板との間には、NCAP液晶が形成されている。

【0010】したがって、ある瞬間においては、データドライバおよび走査ドライバにより選択された一つのMOSFETがON状態となり、その瞬間にそのMOSFETのドレインに印加されているビデオ信号が、ソースを介して電極に伝達され、その電極領域の液晶に駆動電圧として印加される。この駆動電圧の印加・非印加により液晶の透過・非透過が制御され、その画素部分の光の反射・非反射が制御される。

【0011】光源から発した光は、反射形液晶素子に照射され、NCAP液晶が透過の状態である場合は、ガラス基板、透明電極および液晶を通過し、前記電極に反射され、ふたたび液晶、透明電極およびガラス基板を通過して、適当な光学系を介してスクリーンに投影され、画像が形成される。

【0012】このような、反射形液晶素子は、偏光板を用いないため、また、液晶駆動用電圧を印加する電極と投影光反射板とを兼用するため開口率を大きくすることができ、高輝度の液晶表示装置とすることができるというメリットを有する。

【0013】

【発明が解決しようとする課題】ところが、前記反射形液晶素子においても、さらなる輝度向上の要求が強く、本発明者は、さらなる輝度向上を目的とする実験検討を重ねた結果、以下のような問題が存在することを認識し

た。

【0014】すなわち、前記したとおり、投影光は、反射形液晶素子の駆動電圧印加用電極に反射されるが、この電極は、従来LSI等の製造において用いられているアルミニウムを主成分とする薄膜により形成されている。

【0015】このようなLSI用アルミニウム薄膜の主な機能は、半導体集積回路素子間の電氣的接続にあり、投影光を反射させるという反射板としての作用は期待されていなかった。そのため、反射率を考慮した材料設計あるいは電極膜構成を検討されることがなく、むしろ、フォトリソグラフィ工程における露光光の反射を防止するという観点から材料設計がなされ、反射防止膜を併用するというような使用形態において使用されるものであった。

【0016】また、反射防止膜を併用しない場合であっても、反射形液晶素子の駆動電圧印加用電極を形成した後において、熱処理工程を経ることにより反射率が低下するという現象が存在すること、さらに、その原因は、熱処理工程を経ることによりアルミニウム薄膜表面にヒロックスが発生し、表面が粗化されるためであることを、本発明者は認識した。

【0017】本発明の目的は、反射形液晶素子の投影光反射率を向上し、液晶表示装置の輝度を向上することにある。

【0018】本発明の他の目的は、反射形液晶素子の液晶駆動電圧印加用電極のアルミニウム薄膜表面のヒロックスの発生を抑制し、液晶駆動電圧印加用電極の投影光反射率を向上することにある。

【0019】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0020】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0021】(1)本発明の液晶表示装置は、半導体基板の主面上に2次元アレイ状に配置された液晶駆動用のMOSFETと、MOSFETを覆う絶縁膜の上層に設けられ、絶縁膜に開口された接続孔を介してMOSFETのソース領域と電氣的に接続され、その上層に設けられた液晶層を通過する光を反射する反射板として作用させると同時に液晶層に加えられる電圧が印加される電極層を含む反射形液晶素子を有する液晶表示装置であって、電極層を、シリコンに対して固溶度の大きな材料からなる第1の金属層と、アルミニウムを主成分とし、第1の金属層の上層に形成される第2の金属層とを含む積層膜とするものである。

【0022】このような液晶表示装置によれば、電極層を、シリコンに対して固溶度の大きな材料からなる第1

の金属層と、アルミニウムを主成分とし、第1の金属層の上層に形成される第2の金属層とを含む積層膜とするため、アルミニウムを主成分とする第2の金属層表面のヒロックスの発生を抑制し、反射板である金属層の反射率を向上することができる。この結果、液晶表示装置の輝度を向上することができる。

【0023】すなわち、第2の金属層であるアルミニウム合金には、通常、エレクトロマイグレーション効果の抑制あるいはアルミニウムスパイクの減少等を目的として、シリコン原子あるいは銅原子もしくはその双方をアルミニウムに添加した合金が用いられる。ところが、ヒロックスの発生原因の一つは、アルミニウム合金に含有されるシリコン原子の存在によるものであることを、本発明者は究明し、本発明は前記知見に基づき完成されたものである。つまり、ヒロックスの発生要因となるシリコン原子を、第1の金属層に拡散により吸収し、第2の金属層内のシリコン含有量を減少せしめてヒロックスの発生を抑制するものである。このため、第1の金属層をシリコンに対して固溶度の大きな材料から構成したものである。

【0024】なお、固溶度の大きな材料としては、IVB族またはVB族の金属、特にチタンを例示することができる。

【0025】(2)本発明の液晶表示装置の製造方法は、前記(1)記載の液晶表示装置の製造方法であって、第1の金属層を形成する真空プロセスと第2の金属層を形成する真空プロセスとの間を、真空状態に保持したまま、連続的に第1および第2の金属層を形成するものである。

【0026】このような液晶表示装置の製造方法によれば、第1の金属層を形成する真空プロセスと第2の金属層を形成する真空プロセスとの間を、真空状態に保持したまま、連続的に第1および第2の金属層を形成するため、第2の金属層であるアルミニウム合金表面のヒロックスの発生を抑制し、反射形液晶素子の反射率を向上して、液晶表示装置の輝度を向上することができる。

【0027】第1の金属層および第2の金属層は、一般的には真空蒸着法あるいはスパッタ法等の真空プロセスを用いて薄膜形成される。このような真空プロセスにおいて、第1の金属膜を形成した後、真空状態を破壊し、大気雰囲気中に曝した場合には、第1の金属膜の表面に大気雰囲気中の酸素と化合して形成される自然酸化層が形成される。このような酸化層が第1の金属膜と第2の金属膜との界面に介在していると、前記(1)記載した第2の金属膜中のシリコン原子の第1の金属膜への拡散が阻止され、第2の金属膜中のシリコン原子濃度が低下しないこととなる。このような状態は、第1の金属膜を形成しているにもかかわらず、第2の金属膜であるアルミニウム合金表面のヒロックスの発生を誘発し、表面の反射率の低下を来す。そこで、本発明の製造方法では、第

1の金属膜を形成後、真空破壊することなく、第2の金属膜を形成することとしたものである。

【0028】(3)本発明の液晶表示装置の製造方法は、前記(1)記載の液晶表示装置の製造方法であって、第1の金属層を形成した後、第2の金属層を形成する前に、第1の金属層の表面に形成された酸化層をスパッタリングにより除去するものである。

【0029】このような液晶表示装置の製造方法によれば、第1の金属層を形成した後、第2の金属層を形成する前に、第1の金属層の表面に形成された酸化層をスパッタリングにより除去するため、第2の金属層であるアルミニウム合金表面のヒロックスの発生を抑制し、反射形液晶素子の反射率を向上して、液晶表示装置の輝度を向上することができる。

【0030】前記(2)で説明したように、第1の金属層の形成後に真空状態を破壊して第1の金属層を大気雰囲気中に曝した場合には、その表面に酸化層が形成されるが、本発明の製造方法では、第1の金属層の形成後に真空状態を破壊して第1の金属層を大気雰囲気中に曝しても、第2の金属層を形成する前に、その形成された酸化層をスパッタリングにより除去するため、第1の金属層と第2の金属層との界面には酸化層は形成されず、したがって、第1の金属層中のシリコン原子の第2の金属層への拡散は阻止されず、ヒロックスの発生を抑制することができる。

【0031】

【発明の実施の形態】以下、本発明の実施の形態を図面に基いて詳細に説明する。

【0032】(実施の形態)図1は、本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその一例を示した断面図であり、図2は、本発明の一実施の形態である液晶表示装置の一構成例について示した概念図である。また、図3は、反射形液晶素子の液晶駆動用MOSFETアレイとその周辺回路の一例について示した回路図である。

【0033】本実施の形態の液晶表示装置は、図2に示すように、光源1、光学系2、光学系2を通過した光を反射する反射板3、反射形液晶素子4、投影光レンズ5、およびスクリーン6を有するものである。

【0034】光源1から発した光は、光学系2により整形され、反射板3により反射されて投影光レンズ5を通過し、反射形液晶素子4に照射される。この照射された光は、いうまでもなく空間的にほぼ均一な光束を有する光であるが、反射形液晶素子4により反射されることにより、反射形液晶素子4の画素ごとに異なる反射率で反射され、画像情報を含んだ投影光となる。この投影光は、投影光レンズ5により集束され、スクリーン6上で結像する。

【0035】反射形液晶素子4は、図3に示すように、画素部7と、データドライバ8aおよびスキンドライ

バ8bとから構成される。

【0036】データドライバ8aは、水平方向シフトレジスタ9aと、水平方向シフトレジスタ9aの出力 $GV_1 \sim GV_n$ がゲート端に接続された画像信号出力MOSFET $QV_1 \sim QV_n$ とから構成される。データドライバ8aの各出力 $DO_1 \sim DO_n$ は画像信号出力MOSFET $QV_1 \sim QV_n$ の各出力であり、水平方向シフトレジスタ9aにより選択されている時間のみ、画像信号入力10に入力された画像信号が出力される。

【0037】スキンドライバ8bは、垂直方向シフトレジスタ9bと、垂直方向シフトレジスタ9bの出力 $GH_1 \sim GH_m$ とパルス入力11との論理積を出力するANDゲート $AND_1 \sim AND_m$ とから構成される。スキンドライバ8bの出力 $SO_1 \sim SO_m$ は、ANDゲート $AND_1 \sim AND_m$ の出力である。

【0038】画素部7は、2次元アレイ状に配列されたMOSFET $Q_{11} \sim Q_{nn}$ を有する。

【0039】縦方向に一行に配列されたMOSFET $Q_{11} \sim Q_{n1}$ のドレイン端子は、共通の配線によってデータドライバ8aの出力 DO_1 に接続され、同様に、MOSFET $Q_{12} \sim Q_{n2}$ のドレイン端子は出力 DO_2 に、MOSFET $Q_{1n} \sim Q_{nn}$ のドレイン端子は出力 DO_n に順次接続される。

【0040】横方向に一行に配列されたMOSFET $Q_{11} \sim Q_{1n}$ のゲート端子は、共通の配線によってスキンドライバ8bの出力 SO_1 に接続され、同様に、MOSFET $Q_{21} \sim Q_{2n}$ のゲート端子は出力 SO_2 に、MOSFET $Q_{m1} \sim Q_{mn}$ のゲート端子は出力 SO_m に順次接続される。

【0041】また、各画素部のMOSFETのソース端子には、液晶の等価回路として液晶容量 $C_{11} \sim C_{nn}$ が接続される。なお、図示はしないが、各画素に蓄積される電荷の減衰の時定数を増加させるために液晶容量 $C_{11} \sim C_{nn}$ に並列に蓄積容量を形成してもよい。

【0042】このような反射形液晶素子4では、水平方向シフトレジスタ9aおよび垂直方向シフトレジスタ9bに選択された一の画素に対応する液晶容量にのみ画像信号入力10に印加された画像信号電圧に対応した電荷が蓄積され、その画素における光の反射率を制御する。画素ごとの電荷の蓄積が水平方向および垂直方向について全て行われた段階で一画面が形成され、蓄積された電荷は次の信号入力時まで保持される。なお、水平方向シフトレジスタ9aおよび垂直方向シフトレジスタ9bの動作は、同期信号入力12に入力される同期信号により同期される。

【0043】次に、画素部7の素子構成について図1を用いて説明する。以下、画素部7の代表例としてMOSFET Q_{11} に対応する画素領域のみについて説明するが、他の画素領域についても同様の構成であることはいうまでもない。

【0044】画素部7は、p形の導電形を有するシリコン単結晶からなる半導体基板13上に形成されたMOSFET Q_{11} と、MOSFET Q_{11} の上層に形成された液晶駆動用電圧を印加する液晶駆動電圧印加用電極14と、NACP液晶層15と、液晶駆動電圧印加用電極14の対向電極であって、接地電位に保持された共通電極16および共通電極16を支持するガラス基板17とからなる。共通電極16は透明電極であり、たとえば、ITO膜を用いることができる。なお、光源1を発した光は、ガラス基板17から入射し、液晶駆動電圧印加用電極14により反射されて投影光となる。

【0045】半導体基板13には、その主面に素子分離領域であるフィールド絶縁膜18を有し、フィールド絶縁膜18で囲まれた半導体基板13の主面の活性領域19には、MOSFET Q_{11} が形成されている。フィールド絶縁膜18はたとえばシリコン酸化膜とすることができる。

【0046】MOSFET Q_{11} は、ゲート絶縁膜20を介して活性領域19上に形成されたゲート電極21と、ゲート電極21の両側の活性領域19に形成されたソース領域22aおよびドレイン領域22bとから構成される。ゲート電極21は、たとえば多結晶シリコン膜からなり、ソース領域22aおよびドレイン領域22bは、活性領域19に注入されたn形不純物を高濃度に有するn形不純物半導体領域である。ゲート電極21は、他の水平方向に一行に配列されたMOSFET $Q_{12} \sim Q_{1n}$ のゲート電極とともに、スキヤンドライバ8bの出力 SO_1 に接続される。

【0047】ゲート電極21および半導体基板13は、絶縁膜23により覆われ、ソース領域22aおよびドレイン領域22bの上部の絶縁膜23に開口した接続孔24を介して、その絶縁膜23上に、配線25aおよび配線25bが、各々ソース領域22aおよびドレイン領域22bに接して形成されている。絶縁膜23は、たとえばシリコン酸化膜とすることができ、また、配線25aおよび配線25bは、たとえばアルミニウムを主成分とする金属により形成することができる。配線25bは、他の垂直方向に一行に配列されたMOSFET $Q_{21} \sim Q_{m1}$ のドレイン電極に接続される配線とともに、データドライバ8aの出力 DO_1 に接続される。

【0048】配線25aおよび配線25bの上部に、表面が平坦化された絶縁膜26が形成され、絶縁膜26に開口した接続孔27を介して配線25aに接続されるように液晶駆動電圧印加用電極14が形成されている。絶縁膜26は、たとえば、シリコン酸化膜あるいはPIQ膜とすることができる。絶縁膜26の表面が平坦化されているのは、その上面に形成される液晶駆動電圧印加用電極14の表面を平坦とし、鏡面性を確保して光の反射を均一とするためである。平坦化の方法は、後に説明するように、CMP (Chemical Mechanical Polishing) 法

等を用いることができる。

【0049】液晶駆動電圧印加用電極14は、配線25aおよび絶縁膜26に接する、第1の金属層であるチタン層14aと、チタン層14aに接し、その上層に形成された第2の金属層であるアルミニウム合金層14bとから構成される。チタン層14aおよびアルミニウム合金層14bの膜厚は、たとえば、各々10nmおよび200nmとすることができる。アルミニウム合金層14bは、アルミニウムを主材料とするものであるが、エレクトロマイグレーション効果の抑制あるいはアルミニウムスパイクの減少等を目的として、たとえば、シリコン、銅等が添加されている。この液晶駆動電圧印加用電極14は、NACP液晶層15に駆動電圧を印加する電極としての機能を有するとともに、前記光源1を発した光の反射板となる機能も有する。

【0050】なお、図示しないが、液晶駆動電圧印加用電極14および絶縁膜26の表面に、保護層として、膜厚が120nm程度のシリコン窒化膜を形成してもよい。

【0051】このような本実施の形態の液晶表示装置によれば、液晶駆動電圧印加用電極14をチタン層14aとアルミニウム合金層14bとからなる積層構成とし、アルミニウム合金層14bに含有されるシリコンを、その後の熱工程においてチタン層14aに拡散させることができるため、アルミニウム合金層14bの表面のヒロックスの発生を抑制することができる。その結果、光源1を発した光の液晶駆動電圧印加用電極14表面での反射率を向上することができ、液晶表示装置の輝度を向上することができる。

【0052】図9は、液晶駆動電圧印加用電極14にチタン層14aを有する場合と有さない場合の液晶駆動電圧印加用電極14の反射率を示したグラフであり、上記効果を図示したものである。図9(a)は、チタン層14aを有する場合の反射率91とチタン層14aを有さない場合の反射率92とを示し、チタン層14aを有する場合の反射率91が有さない場合の反射率92よりも約5%向上していることがわかる。図9(b)は、チタン層14aとアルミニウム合金層14bとの膜厚の比率を変化させた場合の反射率93とアルミニウム消失率94とを示したものである。チタン層14aとアルミニウム合金層14bとの膜厚の比率を1対40~1対10の範囲で変化させた場合、反射率93に大きな変化は認められないが、アルミニウム合金層14bに対するチタン層14aの膜厚比率が3/40を越えるとアルミニウム消失率94が急激に上昇し、膜厚比率に最適値が存在することがわかる。この場合、最適範囲は、1対40から3対40の範囲であることがわかる。

【0053】次に、上記反射形液晶素子4の製造方法を図4から図8を用いて説明する。

【0054】まず、p形の導電形を示す不純物、たとえ

ばボロンがドーパされた、抵抗率 $\Omega \cdot \text{cm}$ の面方位[100]面を表面とする半導体基板13を用意する。この半導体基板13の主面に、LOCOS (Local Oxidation of Silicon) 法を用いて、フィールド絶縁膜18を形成し、さらに、熱酸化法を用いてゲート絶縁膜20を形成する(図4)。

【0055】次に、フィールド絶縁膜18で囲まれた半導体基板13の主面の活性領域19に、ゲート電極21を形成する。ゲート電極21の形成には、公知のCVD (Chemical Vapor Deposition) 技術、フォトリソグラフィ技術およびエッチング技術を用いることができる。さらに、ゲート電極21の両側の活性領域19に、ソース領域22aおよびドレイン領域22bとなるn形の導電形を有する不純物半導体領域を形成する(図5)。不純物半導体領域は、ゲート電極21をマスクとして、たとえばリンをイオン注入し、熱処理によりリンを活性化して形成することができる。このようにゲート電極21をマスクとすることによりセルフアラインで不純物半導体領域を形成することができる。

【0056】次に、ゲート電極21が形成された半導体基板13の全面にシリコン酸化膜からなる絶縁膜23を形成し、ソース領域22aおよびドレイン領域22bの上部に、接続孔24を形成する。シリコン酸化膜は形成には、公知のCVD法を用いることができ、また、接続孔24の形成には、公知のフォトリソグラフィ技術およびエッチング技術を用いることができる。さらに、接続孔24が形成された絶縁膜23の全面に、図示しないアルミニウム合金膜を形成し、このアルミニウム合金膜を公知のフォトリソグラフィ技術およびエッチング技術を用いてパターンニングし、配線25a、25bを形成する(図6)。アルミニウム合金膜の形成には、公知のスパッタ法を用いることができる。

【0057】次に、配線25a、25bを覆う絶縁膜(図示せず)を、公知のCVD法等を用いて形成し、CMP法等を用いて平坦化し、絶縁膜26を形成する。さらに、絶縁膜26に、公知のフォトリソグラフィ技術およびエッチング技術を用いて接続孔27を形成する(図7)。絶縁膜としては、シリコン酸化膜を用いることができる。また、絶縁膜として、PIQ膜を用いることもできる。この場合には、PIQ膜の段差被覆性により、自発的に平坦となるため、平坦化工程を必要としないという利点を有する。

【0058】次に、絶縁膜26上にチタン層14aとなる薄膜をスパッタ法を用いて、約10nmの膜厚で堆積し、さらに、アルミニウム合金層14bとなる薄膜をスパッタ法を用いて、約200nmの膜厚で堆積する。このとき、チタン層14aとなる薄膜の堆積後、アルミニウム合金層14bとなる薄膜の堆積まで真空破壊することなく、減圧状態に保持する。このような減圧状態に保持したまま、異種物質の金属膜を堆積する方法として

は、マルチチャンバ方式のスパッタ装置を用いる方法、あるいは、マルチターゲットのスパッタ装置を用いる方法等を例示することができる。スパッタ条件としては、チタン膜については、基板温度を200℃、ガス種類をアルゴン、圧力を30mTorr、投入電力を6インチサイズのターゲットに対して1kW、処理時間を7秒、アルミニウム合金膜については、基板温度を200℃、ガス種類をアルゴン、圧力を30mTorr、投入電力を6インチサイズのターゲットに対して4kW、処理時間を17秒とする条件を例示することができる。

【0059】さらに、公知のフォトリソグラフィ技術およびエッチング技術を用いてパターンニングし、液晶駆動電圧印加用電極14を形成する(図8)。この後、液晶駆動電圧印加用電極14が形成された半導体基板13の全面に、膜厚120nm程度のシリコン窒化膜を形成して保護膜とすることもできる。

【0060】最後に、高分子ポリマー液晶であるNACP液晶層15を塗布により形成し、ITOである共通電極16が形成されたガラス基板17を、共通電極16側がNACP液晶層15に接するように設置し、図1に示す反射形液晶素子4が完成する。

【0061】このような製造方法により製造された反射形液晶素子4を用いた液晶表示装置によれば、チタン層14aとなる薄膜の堆積後、アルミニウム合金層14bとなる薄膜の堆積まで真空破壊することなく、減圧状態に保持したまま連続的に液晶駆動電圧印加用電極14を形成するため、チタン層14aとアルミニウム合金層14bとの界面にチタンの酸化物が形成されず、そのため、アルミニウム合金層14b内に含有されたシリコンを有効にチタン層14aに拡散させることができる。その結果、液晶駆動電圧印加用電極14の形成後の熱処理工程によりアルミニウム合金層14bの表面にヒロックスを発生せず、光源1を発した光の液晶駆動電圧印加用電極14での反射率を向上し、液晶表示装置の輝度を向上することができる。

【0062】なお、上記製造方法において、チタン層14aとなる薄膜を形成後に真空破壊することによって前記薄膜の表面が酸化された場合であっても、アルミニウム合金層14bとなる薄膜の堆積の前に、その酸化膜をスパッタエッチにより除去することもできる。スパッタエッチの条件としては、基板温度を200℃、ガス種類をアルゴン、圧力を30mTorr、投入電力を6インチサイズの電極に対して0.38kW、処理時間を74秒とする条件を例示することができる。

【0063】このような場合も、前記効果と同様に、アルミニウム合金層14b表面のヒロックスの発生を抑制し、反射形液晶素子4の反射率を向上して、液晶表示装置の輝度を向上することができる。また、真空破壊することなく連続的にチタン層14aおよびアルミニウム合金層14bを形成する場合であっても、その間にスパッ

タエッチを行ってもよい。

【0064】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【0065】たとえば、本実施の形態では、第1の金属層としてチタン層14aの例を説明したが、第1の金属層としては、チタン膜には限られず、シリコンに対して固溶度の高いIVB族またはVB族に属する物質を用いても構わない。たとえば、ニオブ、タンタル等を例示することができる。

【0066】

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0067】(1) 反射形液晶素子の投影光反射率を向上し、液晶表示装置の輝度を向上することができる。

【0068】(2) 反射形液晶素子の液晶駆動電圧印加用電極のアルミニウム薄膜表面のヒロックスの発生を抑制し、液晶駆動電圧印加用電極の投影光反射率を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその一例を示した断面図である。

【図2】本発明の一実施の形態である液晶表示装置の一構成例について示した概念図である。

【図3】本実施の形態の反射形液晶素子の液晶駆動用MOSFETアレイとその周辺回路の一例について示した回路図である。

【図4】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその製造工程の一例を示した断面図である。

【図5】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその製造工程の一例を示した断面図である。

【図6】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその製造工程の一例を示した断面図である。

【図7】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその製造工程の一例を示した断面図である。

【図8】本発明の一実施の形態である液晶表示装置に用いられる反射形液晶素子の要部についてその製造工程の一例を示した断面図である。

【図9】液晶駆動電圧印加用電極の反射率を示したグラフであり、(a)は、チタン層を有する場合と有さない場合の反射率を示し、(b)は、チタン層とアルミニウ


ム合金層との膜厚の比率を変化させた場合の反射率およびアルミニウム消失率を示したものである。

【符号の説明】

- 1 光源
- 2 光学系
- 3 反射板
- 4 反射形液晶素子
- 5 投影光レンズ
- 6 スクリーン
- 7 画素部
- 8a データドライバ
- 8b スキャンドライバ
- 9a 水平方向シフトレジスタ
- 9b 垂直方向シフトレジスタ
- 10 画像信号入力
- 11 パルス入力
- 12 同期信号入力
- 13 半導体基板
- 14 液晶駆動電圧印加用電極
- 14a チタン層
- 14b アルミニウム合金層
- 15 NACP液晶層
- 16 共通電極
- 17 ガラス基板
- 18 フィールド絶縁膜
- 19 活性領域
- 20 ゲート絶縁膜
- 21 ゲート電極
- 22a ソース領域
- 22b ドレイン領域
- 23 絶縁膜
- 24 接続孔
- 25a 配線
- 25b 配線
- 26 絶縁膜
- 27 接続孔
- 91 反射率
- 92 反射率
- 93 反射率
- 94 アルミニウム消失率
- $DO_1 \sim DO_n$ データドライバ出力
- $GV_1 \sim GV_n$ 水平方向シフトレジスタ出力
- $QV_1 \sim QV_n$ 画像信号出力MOSFET
- $SO_1 \sim SO_n$ スキャンドライバ出力
- $GH_1 \sim GH_n$ 垂直方向シフトレジスタ出力
- $AND_1 \sim AND_n$ ANDゲート
- $C_{11} \sim C_{nn}$ 液晶容量
- $Q_{11} \sim Q_{nn}$ MOSFET


【図1】

図 1




【図2】

図 2




【図3】

図 3




【図4】

図 4




【図5】

図 5




【図6】

図 6




【図7】

図 7



【図8】

図 8



【図9】

図 9

